HOT ! SystemVerilog入門: 設計・仕様・検証のためのハードウェア記述言語(中古品)

(中古品)
SystemVerilog入門: 設計・仕様・検証のためのハードウェア記述言語

【ブランド名】
共立出版

一也, 篠塚: author;

【商品説明】
SystemVerilogの最新仕様は,2018年2月21日に規格IEEE Std 1800-2017(以降,LRMと略称)として公開され,実質的にSystemVerilogの時代が到来したと言えます。LRMは多くの研究者,技術者による長年の努力の賜物として完成された1300ページにも及ぶ大作です。一方,LRMは標準規格であるが故に,ハードウェアを設計・検証する技術者の誰もが一度は目を通さなければならない言語仕様書です。然し,その必要性にもかかわらず,LRMは容易に理解できる英文で記述されているとは言えません。本書は,誰もがLRMを誤解なく解釈する事ができる様に基礎知識を提供します。即ち,本書は,SystemVerilogの根幹を成す基本機能,及び難解と考えられる機能を重点的,且つ徹底的に解説し,SystemVerilogを実践に適用する際に必要とされる準備を完全に確立します。本書は,SystemVerilog全般に関する基礎知識とその応用としてのRTLデザインのモデリングと検証の仕方の解説を含んでいるので,初心者,設計者,及び検証技術者に適しています。特に,データタイプ,クラス,インターフェースクラス,インターフェース,クロッキングブロック,並列処理タイミング制御,プロセス間通信機能,ランダムスティミュラス生成等に関する解説が含まれているので,設計分野だけでなく検証分野に関する知識も習得する事ができる他に類のない資料です。


当店では初期不良に限り、商品到着から7日間は返品をお受けいたします。
イメージと違う、必要でなくなった等、お客様都合のキャンセル・返品は一切お受けしておりません。
中古品の場合、基本的に説明書・外箱・ドライバーインストール用のCD-ROMはついておりません。
商品名に「限定」「保証」等の記載がある場合でも特典や保証・ダウンロードコードは付いておりません。
写真は代表画像であり実際にお届けする商品の状態とは異なる場合があります。
中古品の場合は中古の特性上キズ、汚れがある場合があります。
他モールでも併売しておりますので、万が一お品切れの場合はご連絡致します。

ご注文からお届けまで

1．ご注文　
ご注文は24時間受け付けております
2．注文確認 ご注文後、注文確認メールを送信します
3．在庫確認
　　　在庫切れの場合はご連絡させて頂きます。
※中古品は受注後に、再メンテナンス、梱包しますのでお届けまで3〜7営業日程度とお考え下さい。
4．入金確認
前払い決済をご選択の場合、ご入金確認後、配送手配を致します。
5．出荷
配送準備が整い次第、出荷致します。配送業者、追跡番号等の詳細をメール送信致します。
6．到着　
出荷後、1〜3日後に商品が到着します。
※離島、北海道、九州、沖縄は遅れる場合がございます。予めご了承下さい。



(中古品)SystemVerilog入門: 設計・仕様・検証のためのハードウェア記述言語/共立出版/一也, 篠塚: author; /SystemVerilogの最新仕様は,2018年2月21日に規格IEEE Std 1800-2017(以降,LRMと略称)として公開され,実質的にSystemVerilogの時代が到来したと言えます。LRMは多くの研究者,技術者による長年の努力の賜物として完成された1300ページにも及ぶ大作です。一方,LRMは標準規格であるが故に,ハードウェアを設計・検証する技術者の誰もが一度は目を通さなければならない言語仕様書です。然し,その必要性にもかかわらず,LRMは容易に理解できる英文で記述されているとは言えません。本書は,誰もがLRMを誤解なく解釈する事ができる様に基礎知識を提供します。即ち,本書は,SystemVerilogの根幹を成す基本機能,及び難解と考えられる機能を重点的,且つ徹底的に解説し,SystemVerilogを実践に適用する際に必要とされる準備を完全に確立します。本書は,SystemVerilog全般に関する基礎知識とその応用としてのRTLデザインのモデリングと検証の仕方の解説を含んでいるので,初心者,設計者,及び検証技術者に適しています。特に,データタイプ,クラス,インターフェースクラス,イ